Circuito integrado AM29F200BB 55SC - PSOP44

Circuito integrado AM29F200BB 55SC - PSOP44

Flash Eprom 

2 Megabit (256 K x 8-Bit/128 K x 16-Bit)
CMOS 5.0 Volt-only, Boot Sector Flash Memory
CARACTERÍSTICAS DISTINTIVAS
¦ 5.0 V para operações de leitura e gravação
- Minimiza os requisitos de energia no nível do sistema
¦ Fabricado em tecnologia de processo de 0,32 µm
- Compatível com o dispositivo Am29F200A de 0,5 µm
¦ Alto desempenho
- Tempos de acesso tão rápidos quanto 45 ns
¦ baixo consumo de energia
- corrente de leitura ativa típica de 20 mA (modo byte)
- corrente de leitura ativa típica de 28 mA
(modo de palavras)
- 30 mA típico programa / apagar corrente
- 1 µA corrente de espera típica
¦ Arquitetura de apagamento do setor
- Um 16 Kbyte, dois 8 Kbyte, um 32 Kbyte e
três setores de 64 Kbytes (modo byte)
- Um 8 Kword, dois 4 Kword, um 16 Kword e
três 32 setores do Kword (modo word)
- Suporta apagar todo o chip
- Recursos de proteção do setor:
Um método de hardware para bloquear um setor
impedir qualquer programa ou apagar as operações
esse setor
Setores podem ser bloqueados via equipamento de programação
Recurso de Desprotegimento do Setor Temporário permite o código
mudanças em setores bloqueados anteriormente
¦ Configurações de bloco de inicialização superior ou inferior disponíveis
¦ Algoritmos incorporados
- Algoritmo de apagamento incorporado automaticamente
pré-programas e apaga todo o chip ou qualquer
combinação de setores designados
- Algoritmo de programa embutido automaticamente
grava e verifica dados em endereços especificados
¦ Mínimo de 1.000.000 ciclos de gravação / exclusão garantidos
¦ retenção de dados de 20 anos a 125 ° C
- Operação confiável para a vida útil do sistema
¦ Opções de pacote
- SO de 44 pinos
- TSOP de 48 pinos
- Bom Conhecido Die (KGD)
(ver publicação número 21257)
¦ Compatível com padrões JEDEC
- Pinout e software compatível com
flash de fonte de alimentação única
- Proteção contra gravação inadvertida superior
¦ Dados # Polling e Toggle Bit
- Detecta programa ou apaga a conclusão do ciclo
¦ Saída pronta / ocupada # (RY / BY #)
- Método de hardware para detecção de programa ou
apagar conclusão do ciclo
¦ Apagar suspender / apagar resumo
- Suporta a leitura de dados de um setor não
sendo apagado
¦ PIN do Hardware RESET #
- Redefine a máquina de estado interno para a leitura
dados da matriz
DESCRIÇÃO GERAL
O Am29F200B é um Flash de apenas 2 Mbit, 5.0 Volts
memória organizada como 262.144 bytes ou 131.072 palavras.
Os 8 bits de dados aparecem no DQ0 – DQ7; os 16 bits em
DQ0 – DQ15 O Am29F200B é oferecido em SO de 44 pinos
e pacotes TSOP de 48 pinos. O dispositivo também está disponível no formato Conhecidos Bons Dados (KGD). Para mais
informações, consulte o número de publicação 21257.
dispositivo é projetado para ser programado no sistema com
o sistema padrão de alimentação de 5,0 volts VCC. 12 volts
O VPP não é necessário para operações de programa ou apagamento.
O dispositivo também pode ser reprogramado em
Programadores de EPROM.
Este dispositivo é fabricado usando 0.32 µm da AMD
tecnologia de processo, e oferece todos os recursos e benefícios do Am29F200A, que foi fabricado
usando tecnologia de processo de 0,5 µm.
O dispositivo padrão oferece tempos de acesso de 45, 50, 55,
70, 90 e 120 ns, permitindo a operação de alta velocidade
microprocessadores sem estados de espera. Para eliminar o barramento
contenção o dispositivo tem chip separado habilitar (CE #),
controles de habilitação de gravação (WE #) e habilitação de saída (OE #).
O dispositivo requer apenas um único poder de 5,0 volts
fornecer para funções de leitura e gravação. Internamente
voltagens geradas e reguladas são fornecidas para o
programar e apagar operações.
O dispositivo é totalmente compatível com o comando
JEDEC single-power supply Padrão Flash. Os comandos são gravados no registro de comandos usando
tempos de gravação padrão do microprocessador. O conteúdo do registro serve como entrada para uma máquina de estados interna que
controla o circuito de apagar e programar. Escrever
ciclos também internamente latch endereços e dados necessários
para a programação e apagar operações. Leitura
dados do dispositivo é semelhante à leitura de outros
Dispositivos Flash ou EPROM.
A programação do dispositivo ocorre executando o programa
sequência de comando. Isso inicia o Embedded
Algoritmo de programa - um algoritmo interno que cronometra automaticamente as larguras de pulso do programa e verifica
margem celular adequada.
O apagamento do dispositivo ocorre ao executar o apagamento
sequência de comando. Isso inicia o Embedded
Apagar algoritmo - um algoritmo interno que pré-programa automaticamente a matriz (se ainda não estiver
programado) antes de executar a operação de apagamento.
Durante a eliminação, o dispositivo apaga a hora automaticamente
largura de pulso e verifica a margem correta da célula.
O sistema host pode detectar se um programa ou
apagar a operação é concluída, observando o RY / BY #
pin, ou lendo o DQ7 (Data # Polling) e
DQ6 / DQ2 (alternar) bits de status. Depois de um programa ou
o ciclo de apagamento foi concluído, o dispositivo está pronto para
leia os dados da matriz ou aceite outro comando.
A arquitetura de apagar setor permite setores de memória
para ser apagado e reprogramado sem afetar o
conteúdo de dados de outros setores. O dispositivo está totalmente
apagado quando enviado da fábrica.
Medidas de proteção de dados de hardware incluem
Detector VCC que inibe automaticamente as operações de gravação durante as transições de energia. O setor de hardware
recurso de proteção desativa o programa e apaga
operações em qualquer combinação dos setores de memória.
Isto pode ser conseguido via equipamento de programação.
O recurso Apagar Suspensão permite que o usuário coloque
apagar em espera por qualquer período de tempo para ler dados,
ou programar dados para qualquer setor que não esteja selecionado para
eliminação. O apagamento real do fundo pode assim ser alcançado.
O pino RESET # do hardware termina qualquer operação
em andamento e redefine a máquina de estado interna para
lendo dados da matriz. O pino RESET # pode estar preso ao
circuito de reinicialização do sistema. Uma reinicialização do sistema também
reinicialize o dispositivo, habilitando o microprocessador do sistema
para ler o firmware de inicialização a partir da memória Flash.
O sistema pode colocar o dispositivo no modo de espera
modo. O consumo de energia é bastante reduzido neste modo.
A tecnologia Flash da AMD combina anos de Flash
experiência de fabricação de memória para produzir o
altos níveis de qualidade, confiabilidade e rentabilidade. O dispositivo elimina eletricamente todos os bits dentro de um
setor, simultaneamente via tunelamento Fowler-Nordheim.
Os dados são programados usando injeção de elétrons a quente.